欢迎您访问四川自考网!网站为考生提供四川自考信息服务,供学习交流使用,非政府官方网站,官方信息以四川省招生考试院(www.eaagz.org.cn)为准 登录 | 网站导航

四川自考网

自考热线:131-9488-3786

自考办电话 | 在线提问 | 公众号

微机原理与接口技术学习笔记 8086微处理器的引脚

编辑整理:四川自考网 发表时间:2018-05-23 12:28:33   字体:【 【学历咨询】


立即购买

《自考视频课程》名师讲解,轻松易懂,助您轻松上岸!低至199元/科!

8086微处理器是Intel公司的第三代微处理器——16位微处理器。它采用40引脚的DIP(双列直插)封装。时钟频率有三种:5MHz(8086)、8MHz (8086-1)和10MHz(8086-2)。8086的引脚安排如图2-7所示。

 

图2-7 8086的引脚图

    2.2.1  引脚功能说明

    8086微处理器的引脚信号定义见表2-3。

    8086的40条引脚信号按功能可分为4部分——地址总线、数据总线、控制总线以及其它(时钟与电源)。下面分三部分作一简要说明

     1.地址总线和数据总线

(1)数据总线用来在CPU与内存储器(或I/O设备)之间交换信息;地址总线由CPU发出,用来确定CPU要访问的内存单元(或I/O端口)的地址信号。前者为双向、三态信号,后者为输出、三态信号。


表2-3  8086引脚信号定义

    (2)AD15~AD0为地址/数据总线。这16条信号线是分时复用的双重总线,在每个总线周期开始(T1)时,用作地址总线的低16位(A15~AO),给出内存单元(或I/O端口)的地址;其它时间为数据总线,用于数据传输。

    (3)A19~A1/S6~S3为地址/状态总线。这4条信号线也是分时复用的双重总线,在每个总线周期开始(T1)时,用作地址总线的高4位(A19~A16),在存储器操作中为高4位地址,在I/O操作中,这4位置“0”(低电平)。在总线周期的其余时间,这4条信号线指示CPU的状态信息。

    在4位状态信息中,S6恒为低电平;S5反映标志寄存器中中断允许标志IF的当前值;而S4、S3表示正在使用哪个段寄存器,其编码见表2-4。
     表2-4 S4、S3的编码表

S4

S3

特性(所使用的段寄存器)

L

L

H

H

L

H

L

H

ES

SS

CS(或者不是存储器操作)

DS

注:L-----低电平,H-----高电平

   

  (4)8086的20条地址线访问存储器时可寻址1M字节内存单元;访问外部设备时,只用16条地址线A15~A0可寻址64K个I/O端口。

    (5)BHE/S7——总线高允许/状态S7信号(输出三态)。这也是分时复用的双重总线。在总线周期开始的T1周期,作为总线高半部分允许信号,低电平有效。当BHE为低电平时,把读/写的8位数据与AD15~AD8连通。该信号与A0(地址信号最低位)结合以决定数据字是高字节工作还是低字节工作。在总线周期的其他T周期,该引脚输出状态信号S7。在DMA方式下,该引脚为高阻态。

 

    2.控制总线

    控制总线是传送控制信号的一组信号线。有些是输出线,用来传输CPU送到其它部件的控制命令(如读、写命令、中断响应等);有的是输入线,由外部向CPU输入控制及请求信号(复位、中断请求等)。

    8086的控制总线中有一条MN/MX(33#引脚)线,即最小/最大方式控制线,用来控制8086的工作方式。当MN/MX接+5V时,8086处于最小方式,由8086提供系统所需的全部控制信号,用来构成一个小型的单处理机系统。当MN/MX接地时,8086处于最大方式,系统的总线控制信号由专用的总线控制器8288提供,8086把指示当前操作的状态信号(S2、S1、S0)送给8288,8288据此产生相应的系统控制信号。最大方式用于多处理机和协处理机结构中。

    在8086的控制总线中,有一部分总线的功能与工作方式无关;而另一部分总线的功能随工作方式不同而不同(即一条信号线有两种功能。现分述如下。

    (1)受MN/MX影响的信号线(最大方式信号)。

    ①S2、S1、S0——总线周期状态信号(三态、输出)。表示8086外部总线周期的操作类

型,送到系统中的总线控制器8288,8288根据这三个状态信号,产生存储器读/写命令。I/O端口读/写命令以及中断响应信号,S2、S1和S0的编码表如表2-5所示。
         表2-5  S2、S1、S0编码表

S2

S1

S0

操作类型(CPU周期)

L

L

L

L

H

H

H

H

L

L

H

H

L

L

H

H

L

H

L

H

L

H

L

H

中断响应
I/O端口
I/O端口
暂停
取指
读存储器(数据)
写存储器
无效(无总线周期)

在总线周期的T4时钟周期期间,S2、S1和S0的任何变化,指示一个总线周期的开始,而在T3期间(或Tw——等待周期期间)返回无效状态,表示一个总线周期的结束。在DMA(直接存储器存取)方式下,S2、S1、S0处于高阻状态。

    在最小方式下,S2、S1、S0三引脚分别为M/IO、DT/R和DEN。

    M/IO为存储器/IO控制信号(输出、三态),用于区分CPU是访问存储器(M/IO=H),还是访问I/O端口(M/IO=L)。

    DT/R为数据发送/接收信号(输出、三态),用于指示CPU是进行写操作(DT/R=H)还是读操作(DT/R=L)。

    DEN为数据允许信号(输出、三态),在CPU访问存储器或I/O端口的总线周期的后一段时间内,该信号有效。用作系统中总线收发器的允许控制信号。

    ②RQ/GT0、RQ/GT1——请求/允许总线访问控制信号(双向)。这两条信号线是为多处理机应用而设计的,用于对总线控制权的请求和应答,其特点是请求和允许功能由一根信号线来实现。

    总线访问的请求/允许时序分为三个阶段——请求、允许和释放;如图2-8所示。首先是协处理器向8086输出RQ请求使用总线,然后在CPU(8086)的T4或下一个总线周期的T1期间,CPU输出一个宽度为一个时钟周期的脉冲信号GT给请求总线的协处理器,作为总线响应信号,从下一个时钟周期开始,CPU释放总线。当协处理器使用总线结束时,再给出一个宽度为一个时针周期的脉冲信号RQ给CPU,表示总线使用结束,从下一个时钟周期开始,CPU又控制总线。

  
 图2-8  请求/允许时序

    两条控制线可以同时接两个协处理器,规定RQ/GT0的优先级高。

    在最小方式下,RQ/GT0和RQ/GT1二引脚分别为HOLD和HLDA。

    HOLD为保持请求信号(输入),当外部逻辑把HOLD引脚置为高电平时,8086在完成当前总线周期以后进入HOLD(保持)状态,让出总线控制权。

    HLDA为保持响应信号(输出);这是CPU对HOLD信号的响应信号,它对HOLD信号做出响应,使HLDA输出H电平。当HLDA信号有效时,8086的三态信号线全部处于三态(高阻态)。使外部逻辑可以控制总线。

    ③QS1,QS0——指令队列状态信号(输出)。用于指示8086内部BIU中指令队列的状态,以便外部协处理器进行跟踪,QS1,QS0的编码状态如表2-6所示。

QS1

QS0

 

L

L

空操作,在最后一个时钟周期内,从队列中不取任何代码

L

H

在第一个字节,从队列中取出的字节是指令的第一个字节

H

L

队列空,由于执行传送指令,队列已重新初始化

H

H

后续字节,从队列中取出的字节是指令的后续字节

INTA为中断响应信号(输出、三态),当8086CPU响应来自INTR引脚的可屏蔽中断请求时,在中断响应周期内,INTA变为低电平。

    ④LOCK——总线优先权锁定信号(输出、三态)。该信号用来封锁外部处理器的总线请求,当LOCK输出低电平时,外部处理器不能控制总线,LOCK信号有效由指令在程序中设置,若一条指令前加上前缀指令LOCK,则8086在执行该指令期间,LOCK线输出低电平,并保持到指令执行结束,以防止在这条指令执行过程中被外部处理器的总线请求所打断。

    在保持响应期间,LOCK线为高阻态。

    在最小方式下,LOCK引脚为WR信号。

    WR为写控制信号(输出、三态),当8086CPU对存储器或I/O端口进行写操作时,WR为低电平。

    (2)不受MN/MX影响的控制总线(公共总线)。下面这些控制信号是不受工作方式影响的公共总线。

    ①RD——读控制信号(三态,输出)。RD信号为低电平时,表示8086CPU执行读操作。在DMA方式时RD处于高阻态。

    ②READY——等待状态控制信号,又称准备就绪信号(输入)。当被访问的部件无法在8086CPU规定的时间内完成数据传送时,应由该部件向8086CPU发出READY=L(低电平),使8086CPU处于等待状态,插入一个或几个等待周期Tw,当被访问的部件可以完成数据传输时,被访问的部件将使READY=H(高电平),8086CPU继续运行。

    ③INTR——中断请求信号(输入)。可屏蔽中断请求信号,电平触发信号。在每条指令的最后一个时钟周期时,8086CPU将采样该引脚信号,若INTR为高电平,同时8086CPU的IF(中断允许标志)为“1”,则8086CPU将执行一个中断响应时序,并且把控制转移到相应的中断服务程序。如果IF=“0”,则8086不响应该中断请求,继续执行下一条指令。INTR信号可由软件复位CPU内部的IF位而加以屏蔽。

    ④NMI——不可屏蔽中断请求信号(输入)。上升沿触发信号,不能用软件加以屏蔽。

    当NMI从低电平变为高电平时,该信号有效,8086CPU在完成当前指令后,把控制转移到不可屏蔽中断服务程序。

    ⑤TEST——等待测试控制信号(输入)。在WAIT(等待)指令期间,8086CPU每隔5个时钟周期对TEST引脚采样,若TEST为高电平,则8086CPU循环于等待状态,若TEST为低电平,8086CPU脱离等待状态,继续执行后续指令。

    ⑥RESET——复位信号(输入)。当RESET为高电平时,系统处于复位状态,8086CPU停止正在运行的操作,把内部的标志寄存器FR、段寄存器、指令指针IP以及指令队列复位到初始化状态。注意,代码段寄存器CS的初始化状态为FFFFH。

 

    3.其它信号

    (1)CLK——时钟信号(输入)。该信号为8086CPU提供基本的定时脉冲,其占空比为1:3(高电平持续时间“重复周期=1:3),以提供最佳的内部定时。

    (2)Vcc——电源(输入)。要求接上正电压(+5V±10%)。

    (3)GND——地线。两条接地线。

    2.2.2  8088的引脚与8086的不同之处

    8088微处理器是一种准16位机,其内部结构基本上与8086相同,其引脚信号也与8086基本相同,只是如下引脚的功能有所不同。

    (1)8088的地址/数据复用线为8条,即AD7~AD0,而A15~A8为单一的地址线;

    (2)8088中无BHE/S7信号,该引脚为SS0——状态信号线。该引脚在最大方式下保持高电平,在最小方式下等效于最大方式下S0的作用,SS0与IO/M,DT/R组合以确定当前的总线周期,IO/M、DT/R与SS0的编码如表2-7所示
 表2-7 IO/M、DT/R、SS0编码表

IO/M

DT/R

SS0

 

H

H

H

H

L

L

L

L

L

L

H

H

L

L

H

H

L

H

L

H

L

H

L

H

中断响应
I/O端口
I/O端口
暂停

取指
读存储器
写存储器
无效

(3)8088的存储器I/O控制线为IO/M,即该信号为高电平时是I/O端口访问;为低电平时是存储器访问。这与8086的M/IO线刚好相反。

    8088的引脚安排如图2-9所示。

 

    2.2.3 最小方式与最大方式

    8086有两种工作方式,本小节讨论在这两种工作方式下,8086系统的基本配置。

    1.最小方式下的基本配置

    当8086CPU的MN/MX引脚接十5V电源时,8086CPU工作于最小方式,用于构成小型的单处理机系统,图2-10为最小方式下8086系统配置图。

    图2-10所示的8086系统中,除8086CPU以及信息传送对象存储器和I/O接口电路外,还有三部分支持系统工作的器件——时钟发生器、地址锁存器和数据收发器。

    (1)时钟发生器8284A、8284A是用于8086(或8088)系统的时钟发生器/驱动器芯片,它为8086(或8088)以及其它外设芯片提供所需要的时钟信号、复位信号(RESET)和就绪信号(READY)。

    (2)总线锁存器和总线收发器。系统配置图中三片总线锁存器芯片用来锁存地址/数据总线 AD19~AD0中的地址信息,以及BHE/S7中的BHE信息。因为这21位信息仅在总线周

 

 

          图2-9 8088的引脚图

 


           图2-10 最小方式下8086系统配置图

期的第一个时钟周期Tl出现.必须将这些信息在整个总线周期期间保存起来,每片总线锁存器锁存8位信息。

    常用的总线锁存器有:74LS373、74LS273、Intel8282和8283等。

    另外二片总线收发器芯片用来对AD15~AD0中的数据信息进行缓冲和驱动,并控制数据发送和接收的方向。注意该芯片必须在8086总线周期的第二个时钟周期二开始工作,因为T1周期时AD15~AD0上输出的是地址信息。

    常用的总线收发器芯片有:74LS245、Intel 8286和8287等,锁存器电路和收发器电路

在第四章中进一步说明。

    (3)需要说明的问题。在最小方式下,8086CPU直接产生全部总线控制信号(DT/R、

DEN、ALE、M/IO)和命令输出信号(RD、WR或INTA),并提供请求访问总线的应答信号HLDA。当总线主设备(例如DMA控制器Intel 8257或 8237)请求控制权时,通过HOLD请求逻辑使输人到8086CPU的HOLD信号变为有效(高电平)。如果8086CPU响应HOLD请求,则8086CPU输出信号HLDA变为有效(高电平),以此作为对总线主设备请求的回答;同时使8086CPU的地址总线、数据总线、面正信号以及有关的总线控制信号和命令输出信号处于高阻状态。此外,地址锁存器和数据收发器的输出也处于高阻状态。这样,8086CPU不再控制总线,一直保持到HOLD信号变为无效(低电平),8086CPU重新获得总线控制权。

    2.最大方式下的基本配置

    当 8086CPU的MN/MX引脚接地时,8086CPU作于最大方式,用于构成多处理机和协处理机系统,图2-11为最大方式下8086系统配置图。

 


图2-11 最大方式下8086系统配置图

    同最小方式下8086系统配置图相比较,最大方式系统增加了一片专用的总线控制器芯片8288。

    (1)总线控制器8288。8288总线控制器是8086CPU工作在最大方式下构成系统中必不可少的支持芯片,它根据8086CPU在执行指令时提供的状态信号S2、S1、S0建立控制时序,输出读写控制命令,可以提供灵活多变的系统配置,以实现最佳的系统性能。8288的结构

 

       图2-12  8288结构框图及引脚图

    8288根据8086的状态信号S2、S1、S0确定CPU执行何种总线周期,发出相应的命令信号去控制系统中的相关部件。状态信号与输出命令的关系见表2-8。
       表2-8  8288的命令输出

 

    其中I/O读、写命令以及存储器读、写命令IORC、IOWC、MRDC、MWTC代替了最小方式中的三条控制线——RD、WR和M/IO。而AIOWC和AMWC为超前命令,可在写周期之前就启动写过程,从而能够在一定程度上避免CPU进入没有必要的等待状态,这两个超前命令较IOWC和MWTC出现时间早一个时钟周期,当需要提前发出写命令的场合,可以选用这两个信号。8288的工作时序见图2-13。

    (2)需要说明的问题。

    ①8086CPU在最小方式下HOLD和HLDA引脚在最大方式时成为RQ/GT0和RQ/GT1信号线,这两条引脚通常同8087(协处理器)或8089(I/O处理器)相连接,用于8086同它们之间传送总线请求与总线应答信号。

    ②当系统为具有两个以上主CPU的多处理器系统时,必须配上总线仲裁器8299,用来保证系统中的各个处理器同步地进行工作,以实现总线共享。

本文标签:四川省自考 串讲笔记 微机原理与接口技术学习笔记 8086微处理器的引脚

转载请注明:文章转载自(http://www.sczkw.net

本文地址:http://www.sczkw.net/cj/8573.html

《四川自考报名网》免责声明:

1、由于各方面情况的调整与变化,本网提供的考试信息仅供参考,考试信息以省考试院及院校官方发布的信息为准。

2、本网信息来源为其他媒体的稿件转载,免费转载出于非商业性学习目的,版权归原作者所有,如有内容与版权问题等请与本站联系。联系邮箱:812379481@qq.com。

四川自考-服务平台